閲覧可能ファイル 

ファイル	フォーマット	サイズ	閲覧回数	説明
16_thesis_master14R3112黄弋	pdf	1.47 MB	110

論文情報

ファイル出力

アイテムタイプ	学位論文
タイトル	ノイズシェーピング構成とミスマッチシェーパーを用いたバックグラウンドキャリブレーション型パイプラインADC
その他のタイトル	A pipelined ADC Using Background Calibration With Mismatch Shaper And Noise Shaping Architecture
著者	著者名 黄, 弋
	著者名 HUANG, Yi
言語	jpn
開始ページ	1
終了ページ	48
発行年	2016-03-24
著者版フラグ	Not Applicable (or Unknown)
学位授与年月日	2016-03-24
学位名	修士(工学)
学位授与機関	機関名 法政大学 (Hosei University)
キーワード	pipelined Analog to Digital Converter
	capacitor mismatch
	background digital calibration
	Noise Shaping Dynamic Element Matching
内容記述	理工学研究科電気電子工学専攻; 指導教授: 安田彰
抄録	This paper we propose a background calibration technique for a pipeline ADC，which uses an error feedback to realize a band-pass noise shaping and a correlation operation to detect mismatches with a noise shaping dynamic element matching method to realize a high pass mismatch shaping. The detection accuracy and speed can be mproved. At the same time, it is possible to realize the conversion as a noise shaping type pipelined ADC. When the proposed method is applied to a 12-bit pipelined ADC, the simulation results revealed improvements of 38dB in the SNDR.
資源タイプ	Thesis
インデックス	資料タイプ別 ＞ 学位論文 ＞ 修士論文 ＞ 理工学研究科
	112 理工学部・理工学研究科 ＞ 学位論文 ＞ 修士論文

ホームへ戻る