ようこそ ゲスト さん
ログイン
入力補助
English
カテゴリ
インデックスツリー
ランキング
アクセスランキング
ダウンロードランキング
その他
法政大学
法政大学図書館
インデックスツリー
資料タイプ別
学内論文
大学院紀要=Bulletin of graduate studies
法政大学大学院紀要. 理工学・工学研究科編
法政大学大学院紀要. 理工学研究科編
法政大学大学院紀要. デザイン工学研究科編
法政大学大学院紀要. 情報科学研究科編
法政大学懸賞論文優秀論文集
法政大学国際文化学部国際社会演習トランスナショナル・ヒストリー研究卒業論文集
このアイテムのアクセス数:
51
件
(
2024-12-13
10:57 集計
)
Permalink : https://doi.org/10.15002/00010514
Permalink : https://hdl.handle.net/10114/9764
閲覧可能ファイル
ファイル
フォーマット
サイズ
閲覧回数
説明
21-26_Yuxin_Luo
pdf
1.17 MB
192
論文情報
ファイル出力
アイテムタイプ
紀要論文
タイトル
Design of a Pipelined CPU including FPU based on SIMD Architecture
著者
著者名
Luo, Yuxin
言語
jpn
ISSN
18810667
DOI
https://doi.org/10.15002/00010514
出版者
法政大学大学院情報科学研究科
雑誌名
法政大学大学院紀要. 情報科学研究科編
法政大学大学院紀要. 情報科学研究科編
巻
9
開始ページ
21
終了ページ
26
発行年
2014-03
著者版フラグ
Version of Record
キーワード
SIMD architecture
FPU
Pipeline
抄録
Abstract-lncresismg demands for data processing capabilities require CPU not only with enormous integer computational capacities but also with sufficient speed to handle complicated floating point operation [4]. In this paper, according to the features of SIMD, we design a set instructions which includes integer and floating-point double data instructions. According to these set instructions, we design a pipelined CPU including the FPU based on the SIMD architecture to achieve high speed in handling integer and floating computing tasks. The CPU architecture consists of two SIMD processing modules which have their own registers and a shared memory. This allows highly and flexible computation of complicated integer and floating stream data tasks, which are difficult to deal with using a conventional CPU architecture. The goal of this research is to design a processor which can process the integer and floating point based on SIMD architecture.
資源タイプ
Article
書誌レコードID
AA12222297
インデックス
資料タイプ別
 > 
学内論文
 > 
法政大学大学院紀要. 情報科学研究科編
501 学内論文
 > 
紀要
 > 
法政大学大学院紀要. 情報科学研究科編
 > 
9
ホームへ戻る