閲覧可能ファイル 

ファイル	フォーマット	サイズ	閲覧回数	説明
k_R015IEICE07	pdf	73.1 KB	78

論文情報

ファイル出力

アイテムタイプ	会議発表論文
タイトル	ラッチ型ゲートによる計算機演算回路のパイプライン・ピッチの短縮化の検討
その他のタイトル	Reduction of pipeline pitch of high-speed computer by gates with latch
著者	著者名 能州, 一浩
	著者名 本間, 紀之
	著者名 南部, 博昭
	著者名 中村, 徹
	著者名 後藤, 英一
	著者名 Noshu, Kazuhiro
	著者名 Homma, Noriyuki
	著者名 Nambu, Hiroaki
	著者名 Nakamura, Tohru
	著者名 Goto, Eiichi
言語	jpn
出版者	電子情報通信学会
雑誌名	電子情報通信学会秋季大会講演論文集
	電子情報通信学会秋季大会講演論文集
号	2
開始ページ	173
終了ページ	173
発行年	1994-09-26
著者版フラグ	Version of Record
キーワード	パイプライン
	ラッチ型
	ゲート回路
抄録	現在、最も高速のコンピュータであるスーパーコンピュータでは処理性能向上のためにパイプライン演算方式を積極的に採用している。ところで、このようなパイプライン構造の高速処理装置に特に適した論理回路としてラッチ型シリーズゲートを用いたゲート回路が提案されている。本報告では、シミュレーションによりこの新しいゲート回路の高速性を検討したのでその結果について述べる。
会議記述	会議名：電子情報通信学会1994年秋季大会, 1994
権利	Copyright (C) 1994, IEICE
	本文データは学協会の許諾に基づきCiNiiから複製したものである
資源タイプ	Article
書誌レコードID	AN10398476
インデックス	資料タイプ別 ＞ 学術雑誌論文 ＞ 自然科学
	301 学術雑誌論文 ＞ 自然科学

ホームへ戻る