閲覧可能ファイル 

ファイル	フォーマット	サイズ	閲覧回数	説明
vol08_11	pdf	2.70 MB	89

論文情報

ファイル出力

アイテムタイプ	紀要論文
タイトル	ハードウェア記述言語によるガウス消去法専用演算ボードの設計
その他のタイトル	Design of a Computing Board for Gaussian Elimination Using Hardware Description Language
著者	著者名 太田, 錦光
	著者名 檀, 良
	著者名 OHTA, Kanemitsu
	著者名 DANG, Ryo
言語	jpn
ISSN	09138420
DOI	https://doi.org/10.15002/00024699
出版者	法政大学計算センター
雑誌名	法政大学計算センター研究報告
	Bulletin of Computer Center, Hosei University
巻	8
開始ページ	65
終了ページ	72
発行年	1995-03-31
著者版フラグ	Version of Record
キーワード	専用計算機
	ガウス消去法
	ハードウェア記述言語
	論理シミュレーション
	dedicated computer
	Gaussian elimination
	hardware description language
	logic simulation
内容記述	本論文では，ガウス消去法専用演算ボードの設計について述べる．設計した回路は，最も計算時間のかかる連立1次方程式を解くための行列演算だけを行い，その他の処理，例えば行列要素の生成などは接続されたホストコンピュータで行う． また，回路のタイミング解析や動作の確認，性能の評価のためにハードウェア記述言語のVerilog-HDLを用いてシミュレーションしたので報告する．
	This paper describes the design of a computing board for Gaussian elimination. It is designed as a back-end processor to carry out the matrix operation in the solution of a system of linear equations. All other relevant calculations are performed on a host computer connected to this board. Operation of the designed circuit is confirmed and its performance evaluated using a logic simulator based on the hardware description language Verilog-HDL.
資源タイプ	Article
書誌レコードID	AN10234242
インデックス	資料タイプ別 ＞ 紀要 ＞ 法政大学計算センター研究報告
	208 情報メディア教育研究センター ＞ 紀要 ＞ 法政大学計算センター研究報告 ＞ ８

ホームへ戻る