ようこそ ゲスト さん
ログイン
入力補助
English
カテゴリ
インデックスツリー
ランキング
アクセスランキング
ダウンロードランキング
その他
法政大学
法政大学図書館
インデックスツリー
資料タイプ別
学内論文
大学院紀要=Bulletin of graduate studies
法政大学大学院紀要. 理工学・工学研究科編
法政大学大学院紀要. 理工学研究科編
法政大学大学院紀要. デザイン工学研究科編
法政大学大学院紀要. 情報科学研究科編
法政大学懸賞論文優秀論文集
法政大学国際文化学部国際社会演習トランスナショナル・ヒストリー研究卒業論文集
このアイテムのアクセス数:
75
件
(
2025-02-16
05:23 集計
)
Permalink : https://doi.org/10.15002/00014408
Permalink : https://hdl.handle.net/10114/13745
閲覧可能ファイル
ファイル
フォーマット
サイズ
閲覧回数
説明
gradCIS_15t0011
pdf
111 KB
84
論文情報
ファイル出力
アイテムタイプ
紀要論文
タイトル
OpenFlow1.3 スイッチにおけるパケット分類の FPGA 実装に関する提案
著者
著者名
清水, 健志
著者名
SHIMIZU, Takeshi
言語
jpn
ISSN
24321192
DOI
https://doi.org/10.15002/00014408
出版者
法政大学大学院情報科学研究科
雑誌名
法政大学大学院紀要. 情報科学研究科編
法政大学大学院紀要. 情報科学研究科編
巻
12
開始ページ
1
終了ページ
6
発行年
2017-03-31
著者版フラグ
Version of Record
抄録
Abstract—OpenFlow is a unique concept to realize softwaredefined networking (SDN). It realizes the network flexibility by separating control plane and data plane. Data plane is implemented by OpenFlow switch. We discuss how to implement OpenFlow switch on FPGA (Field-programmable gate array). FPGA implementations of the OpenFlow switch have been researched. But their architectures are for only 5-tuple fields or OpenFlow1.0. OpenFlow is dramatically updated in short time, so we should design new architecture for newer OpenFlow specification. In this study, we propose how to implement the packet classification for OpenFlow1.3 switch on FPGA. Our idea is to use packet classification algorithm which contains a strideBV algorithm and a range bit vector encoding algorithm. We apply them to 13 fields which are required in implementations.
資源タイプ
Article
書誌レコードID
AA12746425
インデックス
資料タイプ別
 > 
学内論文
 > 
法政大学大学院紀要. 情報科学研究科編
501 学内論文
 > 
紀要
 > 
法政大学大学院紀要. 情報科学研究科編
 > 
12
ホームへ戻る