

9V駆動100W出力高効率デジタル直接駆動スピーカ

高橋, 壮佳 / TAKAHASHI, Masayoshi

(出版者 / Publisher)

法政大学大学院理工学・工学研究科

(雑誌名 / Journal or Publication Title)

法政大学大学院紀要. 理工学・工学研究科編 / 法政大学大学院紀要. 理工学・工学研究科編

(巻 / Volume)

57

(開始ページ / Start Page)

1

(終了ページ / End Page)

5

(発行年 / Year)

2016-03-24

(URL)

<https://doi.org/10.15002/00013041>

9V 駆動 100W 出力高効率デジタル直接駆動スピーカ

A DRIVER CIRCUIT FOR 9V HIGH OUTPUT POWER SPEAKER SYSTEM WITH DIGITALLY DIRECT DRIVEN TECHNIQUE

高橋 壮佳
Masayoshi TAKAHASHI
指導教員 安田 彰

法政大学大学院理工学研究科電気電子工学専攻修士課程

In this paper, we report a small speaker system that can output 110W and more from 9V- input without using any analog circuits such as D/A conversion and power amplifier. Using only digital processing, we can build a low power, full digital speaker using a digital direct driven speaker system (DDDSP) that can achieve high efficiency and low noise by increasing the number of speaker units. With this system, a high quality and low power consumption speaker system can be achieved at home as well as in the amusement facilities.

Key Words : DDDSP, DSM, NSDEM, High Power

1. はじめに

従来のオーディオシステムは DAC やパワーアンプなどのアナログ回路があるため、デジタル回路に比べて回路規模が大きくなってしまふ。図 1 に従来のスピーカシステムのブロック図を示す。デジタル直接駆動型スピーカシステムでは入力から出力までの全てをデジタル処理のみで行い高効率、低消費電力、小型のスピーカシステムである。

従来のデジタル直接駆動型スピーカシステムは室内音響用に設計されているため、出力値が小さく使用範囲が限られている[1]。本稿では家庭用ゲーム機や、アミューズメント施設、コンサートホールなどの屋外音響設備に使用できる低電圧で駆動可能な大電力デジタル直接駆動スピーカ専用のドライバ回路を実装し、Sound Pressure Level (SPL), 出力スペクトル(FFT), 歪み率(THD+N), ダイナミックレンジ(DR), Signal to Noise Ratio (SNR), 電力, 効率を測定し評価を行った。




図 1. 従来のオーディオシステム

2. 提案手法

(1) デジタル直接駆動技術

図 2 に大電力デジタル直接駆動スピーカのブロック図を示す。入力されたデジタル信号は $\Delta\Sigma$ 変調器により、

マルチビット信号に変換され、量子化雑音は可聴域外の高域にシフトする。また、スピーカユニットの製造ばらつきに起因する音響特性の誤差による音質劣化を抑制するために Noise Shaping Dynamic Element Matching (NSDEM) [2] ブロックを $\Delta\Sigma$ 変調器の後に追加し、スピーカユニットの使用回数を平均化し素子ばらつきによる雑音を低減している。ドライバはスピーカユニット数に応じたマルチドライバを用いるため、低出力時には不要なスピーカユニットは使用されず、消費電力を抑えることができる。デジタル直接駆動型スピーカでは各出力の合成によって音声を再現する特徴がある。図 3 に空間で音声合成されるイメージを示す。このため負荷となるスピーカユニットの数を増やすほど歪率を悪化させることなく出力の増加ができる。従来の大出力化法では電源電圧を上げる方法があるが、これは SNR が劣化、または一定になってしまう。

出力ユニットを増やす方法では、内部処理のビット数が増え量子化器の精度が向上し、雑音ノイズを減少することができる。また、この方法では電源電圧は変わらないため、低耐圧高速素子を利用し消費電力を抑えつつ出力を増大することが可能である。




図 2. デジタル直接駆動スピーカシステム




図 3. 空間合成のイメージ

ドライバ回路はビット数分用意する。並列につなぐことで電源電圧を変えずに複数のスピーカを駆動することが可能である。音量に応じて必要なスピーカだけを駆動するため電力の効率が良くなる。

フルデジタルスピーカシステムでは高速な処理をさせるほど特性が良くなるため、ドライバ回路には立ち上がり時間と立ち下り時間が短く、ON 抵抗が低い素子が必要となる。

試作したドライバ回路は低電圧で駆動できるため、低耐圧で高速な MOSFET を使用する。

(2) ΔΣ 変調器

図 4 に ΔΣ 変調器のブロック図を示す。ΔΣ 変調器は積分器で構成されたループフィルタと量子化器を用いたフィードバック回路から構成されている。図 4 に ΔΣ 変調器のブロック図を示す。入力されたデジタル信号はループフィルタを通り、量子化器により量子化が行われ、温度計コードに変換され、それぞれのビットがスピーカユニットに接続される。

量子化器からの出力は入力にフィードバックされ、入力との差分をとることにより、量子化誤差のみが積分されることになる。




図 4. ΔΣ 変調器のブロック図

$$Y(z) = Z^{-n} X(z) + (1 - Z^{-1})^n Q(z)$$

これより量子化雑音成分は $(1 - Z^{-1})^n$ 倍になる。これは周波数領域で見ると DC 付近の雑音を低減するシェーピング特性があることがわかる。

ループフィルタの次数が高いほどシェーピング特性が向上する。また、スピーカ数が増えると、ΔΣ 変調器の内部量子化ビット数が増え、ΔΣ 変調器の安定性が増し、理想的なノイズシェーピング特性が得られる。

今回使用するのは 4 次の ΔΣ 変調器である。

図 5 に 4 次 ΔΣ 変調器の内部量子化 bit 数が 8bit と 16bit の場合のシミュレーション結果を示す。

シミュレーション結果から 80dB/decade のシェーピング特性を得ることができている。また、量子化 bit 数が増えると雑音をさらに低減することができる。




図 5. 4 次 ΔΣ 変調器 FFT

(3) Noise Shaping Dynamic Element Matching (NSDEM)

マルチビット出力システムは、それぞれのビットのドライバやボイスコイル素子の製造ばらつきによる音質劣化の問題点がある。これは出力信号が非線形になってしまう問題があげられる。図 6 に製造ばらつきによる出力の影響を示す。この解決方法としてミスマッチシェーパーの一つである Noise Shaping Dynamic Element Matching 法(NSDEM)を ΔΣ 変調器の後に接続することにより素子ばらつきを低減する。

NSDEM のブロック図を図 7 に示す。

NSDEM は素子の使用回数順に各素子を並び替えるソート回路があり、使用頻度が低い順から優先的にコイルを選択するセレクタにより使用素子を決定する。これにシャッフリングを行い使用頻度が平均化するようにし、線形性を持たせることができる。ループフィルタをつけることによりシェーピング特性を得ることができる。




図 6. 製造ばらつきによる影響




図 7. NSDEM ブロック図

図 8 にコイルのばらつきを 1%、クロック周波数を 1.4 MHz とし 3 次の NSDEM をつけたときのシミュレーション結果を示す。




図 8. NSDEM を付けた時の FFT

スピーカユニットにミスマッチがある場合雑音が増えているが NSDEM を加えると雑音が低減できていることが確認できる。

(4) ドライバ回路

ドライバ回路はプリドライバとフルブリッジ回路から構成されている。図 9 に回路図を示す。

ドライバ回路は、低電圧駆動を可能とするため、高速な低耐圧トランジスタを利用することが可能となる。今回の試作で使用した MOSFET を表 1 に示す。立ち上がり時間と立ち下がり時間が速くオン抵抗が低いものを使用し、プリドライバには ADP3624(Analog Devices)を用いた。

複数のスピーカユニットを用いることで、音圧を上げることができる。スピーカ 1 つあたり出力は一定であり、歪みを増加させることがなく ΔS 変調器内量子化ビット数が増えノイズを低下することが可能となり SNR を向上させることが可能となる。通常のアンプはだ出力を増大させると SNR が一定または、劣化してしまうが、デジタル直接駆動大電力化スピーカは出力を増大させるほど SNR を向上させることができる。

図 10 に 16bit 用のデジタル直接駆動大電力化スピーカを示す。8bit ステレオと 16bit モノラルとして使用することができる。

電力 P は電源電圧を V_{DD} , R_{onN} を N-MOSFET のオン抵抗, R_{onP} を P-MOSFET のオン抵抗, R を寄生抵抗, $R_{L(total)}$ をスピーカユニットの全体の抵抗, m を ΔS 変調器の変調効率とすると以下の式で求めることができる。

$$P = \frac{V_{rms}^2}{R_L} = I_{rms}^2 \times R_L \quad (1)$$

$$P = \left(\frac{V_{DD} \times \frac{R_L}{R_{onP} + R_{onN} + 2R + R_{L(total)}}}{\sqrt{2}} \right)^2 \times \frac{1}{R_{L(total)}} \times m$$




図 9. ドライバ回路



図 10. 大電力スピーカ

表 1. 使用する MOSFET

	NMOS	PMOS
型番	CSD17578Q3A	AO4449
製造元	Texas Instruments	Alpha & Omega
立ち上がり時間	6 ns	6 ns
立ち下り時間	1 ns	7 ns
オン抵抗	8.2 m Ω	27 m Ω

3. 問題点

(1) リンギング・サージ電圧

デジタル直接駆動型スピーカは高速で動作を行う必要があるため波形がオーバーシュートしてしまうサージ電圧や応答が振動してしまうリンギングが発生してしまう。これは EMC などの原因となってしまう。

図 11 に H-bridge 回路に 1MHz と 6MHz の矩形波を入力したときの、出力波形を示す。



図 11. リンギング・サージ電圧の実測波形
(左 : 1MHz, 右 : 6MHz)

(2) ドライバ回路での対策

サージ電圧の対策にはプリドライバの出力にゲート抵抗を接続することで抑えることができる。抵抗値が大きいとよりサージ電圧を抑えることができるが、立ち上がり時間(φ)が遅くなってしまふ。本研究では 4.7 Ω のゲート抵抗を用いる。

リンギングの対策には抵抗とコンデンサから構成される保護回路の一つであるスナバ回路を用いる。

スナバ回路を図 12 に示す。




図 12. RC スナバ回路

RC スナバ回路を各 MOSFET に取り付ける。スナバ回路を取り付けることにより過渡的な電圧を吸収することが可能となり、スイッチング素子や周囲の電子部品の損傷などを抑えることができる。これらの対策を施す際に、配線抵抗の影響を少なくするために、配線を短くした。

図 13 に実際のドライバ回路を示す。




図 13. 実際のドライバ回路

ゲート抵抗とスナバ回路による対策を施した時の矩形波入力時(1MHz と 6MHz)の H-bridge 出力波形を図 14 に示す。




図 14. 対策を施したあとの波形
(左 : 1MHz , 右 : 6MHz)

サージ電圧とリンギングを抑制できていることが確認できる。

4. 測定結果

PC からテスト信号入力し出力マイクで計測する。入力周波数を 1 kHz とし無響室にて測定を行った。

測定環境のブロック図を図 15 に示す。

実装時の環境を表 2 にまとめたものを示す。




図 15. 測定環境
表 2. 実測環境

DSM	4th
NSDEM	2th
Number of speaker	8, 16
Input Frequency	1 kHz
Distance	1 m

入力がフルスケール時の FFT の結果を図 16 に示す。




図 16. フルスケール時の FFT

無信号時の FFT を図 17 に示す。




図 17. 無信号時の FFT

雑音フロアは無響室の残留雑音が支配的となっている。

これは無響室内の空調や測定器の騒音が原因であると考えられる。

処理ビット数の違いによる FFT を図 18 に示す。




図 18. 左 : 8bit ステレオ 右 : 16bit モノラル

8bit に比べ 16bit に処理数を増やすことにより、音圧が 6dB(2 倍)上がり、全体のノイズフロアが-6dBほど下がっていることが確認できる。このときの 8bit ステレオデジタルスピーカは-46dBの歪率に対して、16bit モノラルデジタルスピーカでの歪率は-52dB となった。スピーカユニット数を増やすことによって音圧を上げつつ、歪率を改善していることが確認できた。

16bit モノラルスピーカシステムの入力信号に対する歪率を図 19 に示す。測定時には 4 Ω のセメント抵抗と 33 mH のコイルを用いて擬似的な負荷を使用し、オープンから構成される加算回路を用いた。入力周波数を 1 kHz とし、電源電圧を 5V として測定を行った。




図 19. THD+N(4Ω 33mH の疑似負荷)

このときの最大出力時の歪率は 0.35% となった。

Sound Pressure Level (SPL) の測定には騒音計を用いスピーカと騒音計の距離を 1m とし測定を行った。

フルスケール入力時の SPL は 112.3dB となった。

入力信号を -60dB フルスケール時の THD+N を測定した結果、-39.8dB となったためダイナミックレンジを計算すると 99.8dB となった。

8bit ステレオスピーカシステムでの SNR は 104.37dB となり、16bit モノラルスピーカシステムでの SNR は 105.08dB となった。

ここで電力を計算する。

電源電圧 9V、4Ω のスピーカユニット、スピーカユニット数を 16 個、 $\Delta\Sigma$ 変調器の変調効率を 0.99% とした時では(1)式と(3)式を用いると、

電力は 117.8W となり、低電圧駆動で大出力が可能となる。

入力レベルに対する電力効率の実測値を図 20 に示す。




図 20. 入力電力対効率

最大入力信号時で 95% の効率を得ていることが確認できる。また、-10dB 時の低出力時 80% を超える効率を得ている。従来に比べ低入力時においても高い電力効率を得ていることが確認できた。

5. まとめ

本研究では提案したデジタル直接駆動型スピーカのスピーカユニット増加と専用のドライバ回路を実装することによる大出力化を行い、音響特性の評価を行った。結果から最大 SPL が 112.3dB まで増加したことが確認でき、bit 数増加によるノイズフロアの低減を確認した。これによりスピーカユニットをさらに増やすことで、さらなる音質の改善と音圧の増加ができると考えられる。また、専用のドライバ回路を試作することにより 9V で 117.8W の出力を得ることができ、低電圧駆動を可能とすることができた。歪率は 0.35%、ダイナミックレンジが 98dB となり、SNR が 105dB と高精度な大電力スピーカシステムを実現することができた。これより、音質を保ちつつ、消費電力を従来システムより抑えることが可能となった。最大出力時の電力効率は 95% 以上で、-10dB の低出力時でも 80% を超える効率となり高い効率を得ることを確認することができた。

謝辞：本研究を行うにあたり、多大なるご指導と助言をして頂いた安田彰教授に深く感謝いたします。また、測定の際に無響音室を貸して頂いた伝達機構・機械振動研究室の方々、安田研究室の仲間にも厚くお礼申し上げます。

参考文献

- 1) 原島昇, 山口圭, 作田健二, 矢代真之, 安田彰, 吉野理貴「デジタル直接駆動スピーカの大電力化に関する一考察」, 2012(20)年電気学会研究会資料, 75-80, 2012-03-29
- 2) 安田彰, 谷本洋, 「Noise Shaping Dynamic Element Matching Method」, 電子情報通信学会ソサイエティ大会講演論文集 13pp, 1996-09-18
- 3) Hajime Ohtani, Akira Yasuda, Kenzo Tsuihiji, Ryouta Suzuki, Daigo Kuniyoshi, Junichi Okamura "A Novel Universal-Serial-Bus-Powered Digitally Driven Speaker System with Low Power Dissipation and High Fidelity," AES 129th Convention 8236, (November 2010).
- 4) H. Ueno, T. Soga, K. Ogata, A. Yasuda, "Digital driven piezoelectric speaker using multi-bit delta sigma modulation," AES 121st Convention, paper 6943, San Francisco, USA, 2006 October 5.
- 5) Hajime Ohtani, Akira Yasuda, Kenzo Tsuihiji, Ryouta Suzuki, Daigo Kuniyoshi, Junichi Okamura, "A Novel Universal-Serial-Bus-Powered Digitally Driven Speaker System with Low Power Dissipation and High Fidelity," AES 129th Convention 8236, (November 2010)
- 6) 安田彰, 岡村喜博: ハイレゾオーディオ技術読本, オーム社, 2014
- 7) 安田彰, 和保孝夫: $\Delta\Sigma$ 型アナログ/デジタル変換機入門, 丸善, 2007
- 8) 久保寺忠: 高速デジタル回路実装ノウハウ, CQ 出版社, 2002