法政大学学術機関リポジトリ HOSEI UNIVERSITY REPOSITORY

PDF issue: 2025-07-02

モリブデンゲートGaN-MISFETを用いたE/Dイ ンバータ回路に関する研究

伊藤, 駿一 / ITO, Shunichi

(出版者 / Publisher)
法政大学大学院理工学・工学研究科
(雑誌名 / Journal or Publication Title)
法政大学大学院紀要.理工学・工学研究科編
(巻 / Volume)
56
(開始ページ / Start Page)
1
(終了ページ / End Page)
4
(発行年 / Year)
2015-03-24
(URL)
https://doi.org/10.15002/00011084

モリブデン ゲート GaN MISFET を用いた E/D インバーター回路に関する研究

Study about Circuit of E/D Inverter using Molybdenum gate GaN MISFET

伊藤 駿一 Shunichi ITO 指導教員 中村 徹

法政大学大学院理工学研究科電気電子工学専攻博士後期課程

The Mg density of the substrate is 2×10^{18} cm-3, and the biggest drain current is 0.025mA/mm and 1.5mA/mm at gate voltage 6V and drain voltage 5V respectively from the drain current of the Enhancement type MISFET and the depression type MISFET- drain voltage special quality, and a device was the result which isn't moving. Gate disconnected the MISFET because it is not observed modulation, it was found that the gate voltage is not added, for preventing the disconnection of the gate electrode from this, it was studied the MESA creation process. The results of the study, when depositing a metal mask by E-GUN vacuum deposition apparatus, rate deposited while increasing the rate of 0.1nm / sec to 0.8nm / sec gradually, The ICP dry etching apparatus in etching conditions 0.7Pa by forming the MESA structure is used, it was possible to prevent breakage.

Key Words : MISFETT, Circuit of Inverter

1. 序論

(1) GaN について

窒化ガリウム(GaN)はワイドバンドギャップ半導体と 称される次世代半導体の一つである。表1にGaNと主な 半導体材料の物理定数を示す。GaN はワイドバンドギャ ップ半導体と呼ばれ、シリコン(Si)半導体材料に比べてエ ネルギーバンドギャップが広いため、Si では実現できな い領域での動作が可能とされている次世代半導体材料の 一つである。GaN のバンドギャップは 3.4eV と大きく、 Si ではおよそ 200℃とされるデバイスの動作上限温度を 約 600℃にまで上昇させることが可能である。また、GaN の絶縁破壊電界強度は3.3×10⁶V/cm、電子の飽和速度は 2.7×10^7cm/sec であり、それぞれ Si と比べて約 10 倍、 約3倍大きい値である。絶縁破壊強度が高いため、より 高電圧下での動作が可能となることから、デバイスの高 出力化につながり、また飽和電子速度が高いことは、真 性領域における電子の移動がより高速になることから、 デバイスの高周波化が可能となる。

	Si	GaAs	GaN	4H-SiC
バンドギャップ(eV)	1.12	1.43	3.39	3.26
電子移動度(cm ² /Vs)	1400	8500	900	1000
正孔移動度(cm²/Vs)	600	400	400	120
絶縁破壊電界強度(V/cm)	3.0×10 ⁵	4×10 ⁵	3.3×10 ⁶	2.2×10 ⁶
熱伝導率(W/cm・K)	1.5	0.5	2.0	4.9
飽和ドリフト速度(cm/s)	1.0×10 ⁷	2.0×10 ⁷	2.7×10 ⁷	2.2×10 ⁷

表1 主な半導体材料の物性値

(2) E/D インバーターについて

負荷トランジスタとしてデプレッション型 MOSFET を用 いたインバーターを図1に示す。この回路は nMOS E/D イ ンバーターと呼ばれる。



図 1 の回路中の MOSFETM1 と M2 のゲート・ソース間 電圧とドレイン・ソース間電圧を入力電圧 Vin、出力電圧 Vout および電源電圧 V_{DD}で表す

$$V_{GSI} = V_{in}, \quad V_{DSI} = V_{out}$$
(2.1)
$$V_{ace} = 0, \quad V_{ace} = V_{DD} - V$$

$$GS2 \rightarrow GS2 \rightarrow DD \rightarrow out (2.2)$$

となる。

2. 研究目的

GaN 系半導体トランジスタにおいて、イオン注入によ ってp型半導体を形成することが困難であるため、CMOS 回路を形成することが困難である。したがって、インバ ーター回路の基本ユニットとしてはエンハンスメント/ デプレッション(E/D型)インバーター回路を用いる必 要がある。例えば、AlGaN/GaN のヘテロ構造を用いたエ ンハンスメント型の高電子移動度トランジスタ(HEMT) と、デプレッション型の HEMT とを用いた E/D 型インバ ーター回路がある。HEMT はゲート電圧を印加していな い状態でもチャネルに 2-DEG が存在するため、デプレッ ション型である。ゲート電極の直下の AlGaN 層をリセス エッチングすることによってエンハンスメント型の HEMT を実現している。しかしながら、AlGaN 層をリセスエッ チングすることによって AlGaN 層の厚さが薄くなるの で、2次元電子ガスの特性が低下するという問題がある。 また、この HEMT の閾値電圧はリセスエッチングのエッ チング深さに依存して変化するが、AlGaN 層は結晶が硬 質であり、かつ厚さが薄い。そのため、エッチング深さ の制御が困難であり、所望の閾値電圧を実現するのが困 難であるという問題がある。

そこで本研究では、p-GaN 基板を用いてエンハンスメント型の MISFET を形成すると同時に p-GaN 層を削り、

メサ構造の凹部の undoped-GaN 層にデプレッション型の MISFET の形成を目指し、より良好な n+層を得るために ゲート電極に融点の高いモリブデンを使用した。また、 p-GaN を用いたエンハンスメント型の MISFET とデプレ ッション型の MISFET を用いた E/D 型インバーター回路 の作製を目指した。

モリブデン ゲート GaN MISFET のデバイス 作成プロセス

図 2 にデバイス作成のプロセスを示す。本研究では、 サファイア基板上に成長させた 1.5 µ m の undoped-GaN 上 に、さらに Mg をドープした 0.2 µ m の GaN を成長させた 基板を用いた。Mg 濃度は 2×1018/cm3 である。まず、デ プレッション型 MISFET の作製のために ICP ドライエッ チング装置にて 300nm のメサ構造を形成し p-GaN 層を削 る。その上に、ゲート直下の絶縁膜および保護膜として、 マグネトロンスパッタリング装置にて SiNx を 30nm の厚 さで堆積した。その後厚さ 300nm のモリブデン (Mo)を、 E-GUN 真空蒸着装置によって堆積し、リフトオフによっ てゲートパターンを形成した。このゲートパターンをチ ャネル領域部分のイオン注入マスクとして用い、中電流 イオン注入装置にてイオン注入を行った。イオン注入は、 28Si イオンを 80keV の加速エネルギーにてドーズ量 1× 10^15/cm2 を室温で注入した。

活性化熱処理は、窒素雰囲気中において1100℃で3分間行った。保護膜にはマグネトロンスパッタリング装置 にて堆積した50nmの厚さのSiO2 膜を用い、活性化熱処 理後にBHF(バッファードフッ酸)によってウェットエ ッチングを行い除去した。SiO2 膜を除去した後、ソース・ ドレインのコンタクト穴をBHFにより開口し、E-GUN 真 空蒸着装置にてTi/Alを30nm/200nmの厚さで堆積した。 最後に窒素雰囲気中にて550℃で1分間熱処理を行い、デ バイスの完成である。(図2)



4. 電気特性評価

基板の Mg 濃度は 2×10^18 cm-3 であり、Si イオン注入 の加速エネルギーが 80keV の条件で作成したエンハンス メント型 MISFET のデプレッション型 MISFET ドレイン 電流-ドレイン電圧特性を図 3 (a) に示す。次に p-GaN 層 を ICP ドライエッチング装置にて 300nm のメサ構造を形 成し凹部に形成したデプレッション型 MISFET ドレイン 電流-ドレイン電圧特性を図 3 (b) にそれぞれ示す。

図 3 (a) (b) からゲート電圧 6V、ドレイン電圧 5V のとき、最大ドレイン電流が、それぞれ 0.025mA/mm、 1.5mA/mm となりデバイスが動作していない結果となっ た。さらにゲート電圧-1V 以上から変調が見られないこと から MISFET にゲートが断線し、ゲート電圧が付加され ていないことがわかる。このことから次章からゲート電 極の断線を防ぐため、MESA 作成プロセスについて、研 究を行った。





図3ドレイン電流-ドレイン電圧特性

5. MESA 作成プロセスの検討

従来の条件では0.4Paの処理条件でICPドライエッチン グ装置にて MESA 構造を形成し p-GaN 層を削るプロセス だった。しかしこの条件では、エッチングガスの平行移 動距離があり、異方性エッチングにより垂直にエッチン グされ、断線の要因となっていた。そこでエッチングガ スの平行移動距離を短くし等方性エッチングによせるた めには 0.7Pa の条件が最適であることがわかった。

さらに金属マスクを E-GUN 真空蒸着装置にて蒸着す る際、レートを 0.1nm/sec から 0.8nm/sec ヘレートを除々 に上げながら蒸着し、エッチングされる際に側面が傾斜 になるようにした。

このプロセスでゲート電極を形成した際の光学写真を 図4で示す。左側がエンハンスメント型、右がデプレッ ション型である。ゲートパッドから MISFET のゲートへ の電流-電圧特性を図5に示す。図4にあるとおり、左 側のデプレッション型のゲートは断線せずに残った。 図5より電気的に断線していないことが確認できる。



図4光学写真



6. 結論

基板の Mg 濃度は 2×10^18 cm-3 であり、エンハンスメ ント型 MISFET とデプレッション型 MISFET のドレイン電 流-ドレイン電圧特性からゲート電圧 6V、ドレイン電圧 5V のとき、最大ドレイン電流が、それぞれ 0.025mA/mm、 1.5mA/mm となりデバイスが動作していない結果となっ た。変調が見られないことから MISFET にゲートが断線 し、ゲート電圧が付加されていないことがわかり、この ことからゲート電極の断線を防ぐため、MESA 作成プロセ スについて研究を行った。研究の結果、金属マスクを E-GUN 真空蒸着装置にて蒸着する際、レートを 0.1nm/sec から 0.8nm/sec ヘレートを除々に上げながら蒸着し、エッ チング条件 0.7Paで ICP ドライエッチング装置にて MESA 構造を形成することで、断線を防ぐことができた。

このプロセスを取り入れることで、安定した電気特性 が得られることが見込まれる。

謝辞:本研究を進めるにあたってご指導頂きました中村 徹教授に心から感謝致します。またご協力頂いた日立電 線の三島友義氏、ケミトロニクスの葛西武氏にお礼申し 上げます。そして日頃から様々な助言を頂きました、法 政大学 OB の小川弘貴氏、そして研究室の皆様に深く感 謝致します。

- 中村徹・三島友義 共著,『超高速エレクトロニクス』, コロナ社
- S・M・ジィー 著 『半導体デバイス(第2版)』, 産業図書
- Kazuki Nomoto et al., "Integrated GaN/AlGaN/GaN HEMTs with Preciously Controlled Resistance on Silicon Substrate Fabricated by Ion Implantation", *Material Research Society Proceedings*, vol.1068, C03-06, 2008.
- K. Nomoto, T. Tajima, T. Mishima, M. Satoh, and T. Nakamura, *IEEE Electron Device Lett*, vol. 28, no. 11, Nov. 2007.
- H. Kambayashi et al., "Normally Off n-Channel GaN MOSFETs on Si Substrates Using an SAG Technique and Ion Implantation", *Electron Device Lett.*, vol.28, no. 12, pp. 1077 – 1079, 2007.
- U. Singisetti, et al., "Enhancement-Mode N-Polar GaN MISFETs With Self-Aligned Source/Drain Regrowth", *IEEE ELECTRON DEVICE LETTERS, VOL. 32, NO. 2, FEBRUARY 2011*
- 7) Yong Cai, Zhiqun Cheng, Wilson Chak Wah Tang, Kei May Lau, and Kevin J. Chen, "Monolithically Integrated Enhancement/Depletion-Mode AlGaN/GaN HEMT Inverters and Ring Oscillators Using CF4 Plasma Treatment", *IEEE TRANSACTIONS ON ELECTRON* DEVICES, VOL. 53, NO. 9, SEPTEMBER 2006.