# 法政大学学術機関リポジトリ

### HOSEI UNIVERSITY REPOSITORY

PDF issue: 2025-05-09

## スパッタリング法により形成したCe02薄膜の 結晶化抑制

岡崎, 拓也 / OKAZAKI, Takuya

(出版者 / Publisher) 法政大学大学院理工学・工学研究科

(雑誌名 / Journal or Publication Title)

法政大学大学院紀要.理工学・工学研究科編 / 法政大学大学院紀要.理工学・工 学研究科編

(巻 / Volume)
55
(開始ページ / Start Page)
1
(終了ページ / End Page)
7
(発行年 / Year)
2014-03-24
(URL)
https://doi.org/10.15002/00010462

## スパッタリング法により形成した CeO2薄膜の結晶化抑制

Crystallization suppression of the CeO<sub>2</sub> film deposited by sputtering

岡崎拓也 Takuya OKAZAKI 指導教員 山本康博 教授

法政大学大学院工学研究科情報電子工学専攻修士課程

To suppress crystallization of CeO<sub>2</sub> thin films as a gate stack material in MOS devices, Al was doped in CeO<sub>2</sub> films during radio frequency magnetron sputtering deposition on p-type Si (100) substrates. Deposition was carried out at room temperature in an Ar ambient of 5.3 Pa to a typical thickness of 35 nm using a CeO<sub>2</sub> target on which several pieces of Al plates were stuck. The composition of the resultant non-doped CeO<sub>2</sub> and Al doped CeO<sub>2</sub> films were Ce : O = 3.0 : 7.0 and Ce : Al : O = 2.8 : 0.6 : 6.6. The post annealing was performed in air and N<sub>2</sub> at 200-600 °C.

Structure of deposited films was examined by X-ray diffraction (XRD) and transmission electron microscope (TEM) observation. Non-doped CeO<sub>2</sub> films were polycrystalline before annealing. Al doped CeO<sub>2</sub> films remained amorphous after annealing up to 500 °C. The interfacial SiO<sub>2</sub> layer was grown after annealing in ambients of air and N<sub>2</sub>. While after annealing in air the interface consisted of a simple double layer of CeO<sub>2</sub>/SiO<sub>2</sub>/Si, for an N<sub>2</sub> ambient a lower oxide such as Ce<sub>2</sub>O<sub>3</sub> was formed between CeO<sub>2</sub> and SiO<sub>2</sub>.

The electrical properties before and after annealing were characterized using C-V and I-V methods. Non-doped CeO<sub>2</sub> represented the injection type hysteresis before and after annealing. After annealing above 500 °C in air and N<sub>2</sub> atmosphere, the hysteresis width was reduced. The C-V characteristic of Al doped CeO<sub>2</sub> initially represented the injection type hysteresis but changed to drift type after annealing above 300 °C in an oxidizing atmosphere. After annealing in an N2 atmosphere, the hysteresis width was reduced without type conversion. The leakage current was decreased to the order of 10<sup>-8</sup> and 10<sup>-7</sup> A/cm<sup>2</sup> after annealing at 200 °C in air and N<sub>2</sub>, respectively.

Key Words : CeO<sub>2</sub>, Al<sub>2</sub>O<sub>3</sub>, high-k, crystallization, sputtering, MOS

#### 1.はじめに

#### (1)研究背景

半導体素子の微細化技術は、大容量化、高性能化、低 消費電力化などの要求により、急速に進歩し続けている。 しかし、それに伴って MOS トランジスタのゲート寸法 も小さくなり、リーク電流の増大が懸念されている。そ こで、従来のゲート絶縁膜材料に用いられてきた SiO<sub>2</sub> に代わり、物理的に従来の膜厚を維持したまま、電気的 に薄く振る舞うことができる高誘電率を持つ絶縁体 (high-k)材料を用いる研究が盛んである[1][2][3][4][5]。

そこで、我々は high-k 材料に分類される CeO<sub>2</sub>(酸化セ リウム)に着目し、緻密な構造の膜を形成できるスパッタ リング法により、CeO<sub>2</sub>薄膜の形成を試みた。 (2) CeO<sub>2</sub>の課題 CeO<sub>2</sub> 薄膜に関する調査を進めていく過程で、CeO<sub>2</sub> 薄 膜は室温での堆積直後から多結晶構造をとることが判明 し[6][7][8]、結晶粒界でのリーク電流の増大や、微細加 工の困難などが懸念される[9][10]。

これに対する解決策として、高温化においても非晶質構 造を保つ絶縁材料を薄膜形成時に添加することにより、 多結晶化の抑制することが考えられる。蛍石構造の結晶 構造を持つ CeO<sub>2</sub>に対し、コランダムの結晶構造を有す る Al<sub>2</sub>O<sub>3</sub>が前述した条件をみたすため、本研究に採用し た。本研究ではスパッタリング法を用い、Al<sub>2</sub>O<sub>3</sub>を CeO<sub>2</sub> 膜中に混合させることで、多結晶化の抑制を試みた。 (3) CeO<sub>2</sub>及び Al<sub>2</sub>O<sub>3</sub>の特性

図1にSi、CeO<sub>2</sub>、Al<sub>2</sub>O<sub>3</sub>の構造比較を示す。CeO<sub>2</sub>は バルク状態での比誘電率がk=26と、SiO<sub>2</sub>のk=4.2に比 ベ高い値を有し、化学的に安定である。また、CeO2が有 する蛍石構造は Si のダイアモンド構造と同種の立方晶 系に分類され、格子不整合率が 0.35%と極めて低い。こ のため、CeO2薄膜は、Si 基板との界面における格子不 整合による歪などのネガティブな現象が少ないと考えら れる。一方、Al2O3は六法晶系または菱面体晶系のコラ ンダム構造を有し、バルク状態の比誘電率は k=8~10 で ある[11]。薄膜形成させると非晶質の膜を形成し、高温 化においても非晶質を保つ絶縁体である。現在では HfO2 や La2O3 等の high-k 材料と混合することにより、結晶 化を抑制する材料として注目されている。





(a) diamond structure

(b) fluorite structure



(c) hexagonal crystal structure

図1 Si、CeO<sub>2</sub>、Al<sub>2</sub>O<sub>3</sub>の構造比較

#### 2.実験

図2に未添加 CeO<sub>2</sub>薄膜の形成に用いた RF マグネトロ ンスパッタリング装置の概略図を示す。ターゲット材料 には CeO<sub>2</sub>(99.9%)を用いた。また、XPS による定量分析 によると、堆積膜中の組成比は Ce:O=3.0:7.0 となった。



図2 未添加 CeO<sub>2</sub>薄膜の形成に用いたスパッタ装置

図3にAI添加CeO<sub>2</sub>薄膜の形成に用いたRFマグネト ロンスパッタリング装置の概略図を示す。ターゲット材 料には CeO2(99.9%)及び Al(99.99%)を使用した。図3 に 示すように、CeO2 ターゲット上に Al 板を貼り付けた。 ターゲットのスパッタリングエロージョン領域において、 CeO2 と Al 板の面積比は 2.7:1 であった。また、XPS に よる定量分析によると、堆積膜中の組成比は Ce:Al:O=27.9:6.4:1 となった。Al-2p スペクトルを見ると、 ピークは金属 Al の位置でなく Al 酸化物を示す領域に 存在するため、堆積直後には膜中の Al は酸化している と考えられる。



図3 Al 添加 CeO2 薄膜の形成に用いたスパッタ装置

基板には p-type Si(100) を使用した。堆積条件を表 1 に示す。堆積前の処理として、Si 基板は濃度 2%のフッ 化水素酸(HF)を用いて洗浄し、自然酸化膜の除去を行っ た。堆積膜の膜厚はエリプソメータで測定し、35nm に 統一した。

表1 堆積	責条件
堆積圧力	5.3[Pa]
RFパワー	50[W]
基板温度	R.T.
スパッタガス	Ar
スパッタガス流量	10[sccm]
膜厚	35[nm]

堆積膜には表 2 に示される条件でアニール処理を施 し、 温度は 100°C 刻みで変化させた。各サンプルにつ いて、 X 線回折(XRD)及び透過型電子顕微鏡(TEM)によ って堆積膜中の構造を観察し、得られた TEM 像にフー リエ変換処理を施すことで電子線回折像を得て、結晶性 の評価を行った。また、各サンプルについて水銀プロー ブを用いて C-V、I-V 特性を評価した。

	表 2	アニール条件
温度		200~600[°C]
雰囲気		$Air, N_2$
時間		30[min]

3.結果と考察

(1)XRD による評価

図 4 に大気雰囲気でアニールを施した未添加 CeO2 薄

膜の XRD スペクトルを示す。未添加 CeO<sub>2</sub>のスペクトル では CeO<sub>2</sub>が多結晶化した場合に顕著に現れる CeO<sub>2</sub>(111)、 (220)のピークが堆積直後(As-dep)から現れている。400°C のアニール処理により、CeO<sub>2</sub>(311)のピークも現れること がわかる。次に、図 5 に大気雰囲気でアニールを施した AI 添加 CeO<sub>2</sub>薄膜の XRD スペクトルを示す。AI を添加 することにより CeO<sub>2</sub>が多結晶化した場合に顕著に現れ る CeO<sub>2</sub>(111)、(220)、(311)のピークは堆積直後から 400°C の熱処理後まで観測されなかった。すなわち、AI を添加 することによって堆積直後から 400°C まで結晶化が抑制 できていることがわかる。しかし、500、600°C では CeO<sub>2</sub>(111)のピークが現れ、結晶成長が進んでいる。



図4 未添加 CeO<sub>2</sub>薄膜の XRD スペクトル



図 5 Al 添加 CeO<sub>2</sub> 薄膜の XRD スペクトル

#### (2)TEM による膜中構造評価

形成した未添加 CeO<sub>2</sub> 薄膜の堆積直後(As-dep.)の断 面 TEM 画像を図 6 に示す。また、図 7 に Al 添加 CeO<sub>2</sub> 薄膜の堆積直後(As-dep.)の断面 TEM 画像を示す。図 6 より未添加 CeO<sub>2</sub> 薄膜は多結晶構造を有し、明瞭な結晶 粒界が存在している。しかし、図 7 より Al を CeO<sub>2</sub> 薄膜 に添加することにより Al 添加 CeO<sub>2</sub> 薄膜は、未添加 CeO<sub>2</sub> 薄膜に見られるような多結晶構造は存在せず、堆積直後 では多結晶化が抑制されていることがわかる。Al を添加 することによって CeO<sub>2</sub> 薄膜の多結晶化を抑制するとい う試みは成功したといえる。



図6 堆積直後の未添加 CeO2 薄膜の断面 TEM 画像



図7 堆積直後のAI添加CeO2薄膜の断面TEM画像

次に、大気雰囲気及び、窒素雰囲気下において 500℃ で30分間アニール処理を施した未添加 CeO₂薄膜の断面 TEM 画像をそれぞれ図 8、9 に示す。図 8 と図 9 を比較

すると、堆積膜中の結晶構造に顕著な差異は見られず、 アニール処理により結晶成長が起きていることがわかる。



図 8 大気雰囲気下 500°C アニール後の 未添加 CeO<sub>2</sub>薄膜の断面 TEM 画像



図 9 窒素雰囲気下 500°C アニール後の 未添加 CeO<sub>2</sub> 薄膜の断面 TEM 画像

また、AI 添加 CeO2 薄膜の大気雰囲気及び、窒素雰囲 気下において 500°C で 30 分間アニール処理を施した断 面 TEM 画像をそれぞれ図 10、11 に示す。AI を添加し ていない図 8 及び図 9 と比較すると、AI を添加したこと により図 10 及び図 11 には顕著な多結晶構造は見えない ことがわかる。しかし、結晶粒がアニール処理によって 膜中でランダム方向に成長したと考えられる。図 10 と 図 11 を比較すると、大気雰囲気でのアニール後のもの と窒素雰囲気でのアニール後のものと顕著な差異は見ら れなかった。



図 10 大気雰囲気下 500°C アニール後の Al 添加 CeO2 薄膜の断面 TEM 画像



図 11 窒素雰囲気下 500°C アニール後の Al 添加 CeO₂薄膜の断面 TEM 画像

(3) 電子線回折像による結晶性評価

図 12 に堆積直後(As-dep.)の未添加 CeO<sub>2</sub> 薄膜の断面 TEM 画像をフーリエ変換して得られた電子線回折像を 示す。また、図 13 に堆積直後(As-dep.)の Al 添加 CeO<sub>2</sub> 薄膜の電子線回折像を示す。堆積直後で比較すると未添 加 CeO<sub>2</sub> 薄膜はスポットが多く現れていることがわかる。 Al を添加することによって図 13 には非晶質構造を示す 典型的なアモルファスリングが確認でき、スポットも存 在しないことがわかる。これにより、堆積直後では多結 晶化が抑制できていると考えられる。



図 12 堆積直後の未添加 CeO2 薄膜の電子線回折像



図 13 堆積直後の Al 添加 CeO2 薄膜の電子線回折像

#### (4)C-V 特性評価

図 14 に未添加 CeO<sub>2</sub>薄膜の C-V 測定結果を示し、 表 3 にそこから得られた堆積膜の比誘電率を示す。

図14(a)は堆積直後(as-dep.)、図14(b)~(f)は200~600°C でのアニール処理後の C-V 測定結果を示している。図 14(e)、(f)より、大気雰囲気下、窒素雰囲気下のどちらの アニール処理雰囲気下においても 500°C 以上の温度で アニール処理を施すことによってヒステリシス幅が低減 していることがわかる。大気雰囲気でのアニール処理で は 500°C までフラットバンドのシフトは見られなかっ たが、600°C でのアニール処理により、フラットバンド がプラス側へシフトした。これは、外部からの酸素供給 により膜中の構造が変化したためであると考えられる。 一方で、窒素雰囲気下でのアニール処理では大きなフラ ットバンドのシフトは見られなかった。大気雰囲気下、 窒素雰囲気下どちらのアニール処理雰囲気下においても ヒステリシスの回転方向は反時計回りの注入型であり、 アニール処理後も変化は見られなかった。 表3より、誘電率は大気雰囲気下で600°Cアニール処 理後のものが最大の値17.1をとっている。これは、アニ ール中に外部から供給された酸素が膜中の酸素不足を補 うことによって誘電率が増大していると考えられる。大 気雰囲気下でのアニールでは温度の上昇に伴って誘電率 が上昇するが、窒素雰囲気下でのアニールではアニール 温度が上昇しても誘電率に上昇は見られなかった。



表 3	C-V	特性結果から得られた
未	添加	CeO2 薄膜の誘電率

	Air	N2		
as-dep	10.8	10.8		
200°C	11.4	10.2		
300°C	12.9	10.5		
400°C	13.4	10.8		
500°C	16.1	11.0		
600°C	17.1	10.7		

次に、図 15 に Al 添加 CeO<sub>2</sub>薄膜の C-V 測定結果を示し、表 4 にそこから得られた堆積膜の比誘電率を示す。
 図 15(a)は堆積直後(as-dep.)、図 15(b)~(f)は 200~600°C
 でのアニール処理後の C-V 測定結果を示している。

図 15(b)~(f)より,窒素雰囲気下でのアニール処理後で は、大気雰囲気下でのアニール処理後に比べてヒステリ シス幅が低減していることがわかる。また、窒素雰囲気 下でのアニール後ではC-Vカーブの傾きは緩やかである が、大気雰囲気下でのアニール後では急峻であることが わかる。図 15(b)より、大気雰囲気下での 200°C アニー ル処理後はヒステリシスの回転が反時計回りの注入型で あるのに対し、図 15(c)~(f)より、大気雰囲気下での 300℃ 以上でのアニール処理後は時計回りのドリフト型となっ ている。窒素雰囲気下での 300℃ 以上でのアニール処理 後は、ヒステリシス幅が消滅し,回転方向の逆転は確認 されなかった。

表4より、誘電率は大気雰囲気下で600°Cアニール処 理後のものが最大の値13.6をとっている。これは、アニ ール中に外部から供給された酸素が膜中の酸素不足を補 うことによって誘電率が増大していると考えられる。最 小値は堆積直後の8.8であり、大気雰囲気下でのアニー ルでは温度の上昇に伴って誘電率が上昇するが、窒素雰 囲気下でのアニールではアニール温度が上昇しても誘電 率に上昇は見られなかった。これらの値はいずれも報告 されているCeO2薄膜の実効誘電率である17.1に比べて 低いが、これはAl2O3が膜中に混合することによって膜 全体の誘電率が低下したためであると考えられる。



表 4	C-V	特	性》	結果か	ら得	61	れた
	71-1-1	0	~		n - 1. e	<b>⊨</b> +	

AI 称加 UeU2 專展 U 誘 电平					
	Air	N2			
as-dep	8.8	8.8			
200°C	10.4	11.4			
300°C	11.7	11.7			
400°C	11.7	11.4			
500°C	12.4	11.6			
600°C	13.6	11.1			

(5)I-V 特性評価

図 16 に、未添加 CeO<sub>2</sub>薄膜の I-V 測定の結果を示す。 図 16(a)には堆積直後及び酸素雰囲気下で 200~600°C で のアニール処理後の I-V 特性、図 16(b)には堆積直後及び 窒素雰囲気下で200~600°Cでのアニール処理後の I-V 特 性を示す。

図 16 より、大気雰囲気下及び窒素雰囲気下の 200°C 以上のアニール処理によりリーク電流が堆積直後と比較 して低減していることがわかる。これはアニールにより 酸素が拡散し、歪みが少なくなった点であると考えられ る。また、図 16(a)と図 16(b)を比較すると I-V カーブの 傾きに顕著な差異は見られなかった。



次に、AI 添加 CeO₂薄膜の I-V 測定の結果を図 17 に 示す。図 17(a) には堆積直後及び酸素雰囲気下で 200~600°C でのアニール処理後の I-V 特性、図 17(b)に は堆積直後及び窒素雰囲気下で 200~600°C でのアニー ル処理後の I-V 特性を示す。

図 17より、大気雰囲気下、窒素雰囲気下ともに Al 添加により 200°C でのアニール処理後のリーク電流値が 最も低くなっていた。しかし、300°C 以上でのア ニール処理後では CeO<sub>2</sub> 薄膜のレーク電流値を上回るリ ーク電流値が得られた。TEM 画像や電子線回折像の観 察から、Al を添加することによって CeO2 薄膜の多結晶 化の抑制には成功し、リーク電流が流れるパスとなり得 る結晶粒界の形成を抑制したが、結果としてリーク電流 は Al 未添加の CeO<sub>2</sub>に比べて増大した。原因としては、 AI の添加によって膜全体の抵抗が低下したことなどが 考えられる。図 17 より、大気雰囲気下及び窒素雰囲気 下の両方で、200°C でのアニール処理によってリーク電 流の低減が見られ、300°C 以上の温度では増大している。 大気雰囲気下でのアニールではこれと同時に I-V カーブ の傾きが変化するが、窒素雰囲気下でのアニールでは I-V カーブの傾きに変化は見られない。これは、アニー ル中の外部からの酸素供給によって膜中の酸素不足が補 われ、伝導機構が変化したと考えられる。



図 17 Al 添加 CeO<sub>2</sub> 薄膜の I-V 特性結果

#### 4.結論

本研究は、CeO<sub>2</sub>薄膜の結晶化の抑制のため、RFマグ ネトロンスパッタ法により Si(100)基板上に Al 添加 CeO<sub>2</sub>薄膜を形成し、XRD、TEM を用いた膜中の結晶性 及び構造評価を行った。

CeO2薄膜は堆積直後から多結晶化しており、アニール 処理により結晶成長するが、堆積膜中に Al2O3を混合さ せることで多結晶化を抑制することに成功した。XRD 及 び電子線回折像から、堆積膜は 400°C までのアニール処 理で非晶質を保つことが分かった。

**TEM** による断面構造の観察により、CeO<sub>2</sub> 薄膜、Al 添加 CeO<sub>2</sub> 薄膜ともに、大気雰囲気でのアニールにより 界面は CeO<sub>2</sub>/SiO<sub>2</sub>/Si の 2 層から構成されるが、窒素雰囲 気でのアニールでは  $CeO_2$ 層と  $SiO_2$ 層の間に  $Ce_2O_3$ のような低級酸化物層が形成される。

Al を添加することによって大気雰囲気でのアニール後 の Al 酸化物からの負電荷は、より高いゲート電圧に向 かってフラットバンドシフトし、かつ C・V ヒステリシス を広げる。Al 添加 CeO2薄膜のリーク電流は、それぞれ、 大気雰囲気及び窒素雰囲気で 200℃でアニールした後に 10<sup>8</sup> A/cm<sup>2</sup>及び 10<sup>-7</sup> A/cm<sup>2</sup>に減少した。CeO2薄膜への Al 添加は結晶化の抑制には効果があったが、C-V 特性及 び I・V 特性には複雑な現象を引き起こした。

#### 謝辞

本研究にあたり、ご指導ご鞭撻を賜りました山本康博 教授をはじめ、ご協力やご助言をいただきました株式会 社コメットの鈴木摂様、石橋啓次様、精密分析室の市原 正樹様、上田芳弥様に深く感謝いたします。また,研究 グループの原健太氏、野谷祐貴氏をはじめとして山本研 究室の皆様にも研究活動、私生活の両面に渡り大変お世 話になりましたことを、心より御礼申し上げます。ここ には書ききれなかった方々を含めまして、私の学生生活 を支えてくださったすべての方々に心から感謝の気持ち と御礼を申し上げまして、謝辞とさせて頂きます。

#### 参考文献

- Wei Wang, Ning Gu, J.P. Sun, P. Mazumder, Solid-State Electronics 50 (2006) 1489.
- 2) Dedong Han, Jinfeng Kang, Changhai Lin, Ruqi Han, Microelectronic Engineering 66 (2003) 643.
- 3) Masamichi Suzuki, Materials 2012 (2012) 443.
- 4) Takashi Ando, Materials 2012 (2012) 478.
- Salvador Dueñas, Helena Castán, Héctor García and Luis Bailón, Dielectric Material (2012) 213.
- Ha-Yong Lee, Sun-Il Kim, Young-Pyo Hong, Young-Cheol Lee, Yong-Hwan Park, Kyung-Hyun Ko, Surface and Coatings Technology 173 (2003) 224.
- Ha-Yong Lee, Young-Cheol Lee, Young-Pyo Hong, Kyung-Hyun Ko, Applied Surface Science 228 (2004) 164.
- Noriaki Yamada, Yuriko Oyama, Thru Higuchi, Shu Yamaguchi, Solid State Ionics 172 (2004) 293.
- 9) Yi Wang, Feng Wei, Shoujing Yue, Zhimin Yang, Jun Du, Appl. Phys. Lett. 92 (2008) 012915.
- Yukie NISHIKAWA, Noboru FUKUSHIMA, Naoki YASUDA, Kohei NAKAYAMA, Sumio IKEGAWA, Jap. J. Appl. Phys. 41 (2002) 2480.
- 11) L. Manchanda, M.D. Morris, M.L. Green, R.B. van Dover, F. Klemens, T.W. Sorsch, P.J. Silverman, G. Wilk, B. Busch, S. Aravamudhan, Microelectronic Engineering 59 (2001) 351.