

プロセス・デバイスシミュレーションにおける 統合問題について

山口, 聡 / YAMAGUCHI, Satoshi / 海谷, 清彦 / 檀, 良 /
DANG, Ryo / KAIYA, Kiyohiko

(出版者 / Publisher)

法政大学工学部

(雑誌名 / Journal or Publication Title)

法政大学工学部研究集報 / 法政大学工学部研究集報

(巻 / Volume)

35

(開始ページ / Start Page)

1

(終了ページ / End Page)

7

(発行年 / Year)

1999-03

(URL)

<https://doi.org/10.15002/00003794>

プロセス・デバイスシミュレーションにおける整合問題について

山口 聡^{*}, 海谷 清彦^{*}, 檀 良^{**}

On Matching Problems in Process/Device Simulation

Satoshi YAMAGUCHI^{*}, Kiyohiko KAIYA^{*}, and Ryo DANG^{**}

Abstract

Docking a process simulator to a device simulator is a common practice for investigating the influence caused by the device's geometry, e.g., gate bird's beak, and impurity profile on the device's electrical characteristics. In such a composite process/device simulation system, matching the two constituents, is by far the most important problem. In this paper, we clarify the differences originating from the discretization of the simulation domain and the governing equations.

§1 はじめに

半導体素子設計技術において、微細素子の電気特性を精度よく解析するためのデバイスシミュレーションは、必要不可欠なものとなっている。そのため、近年、様々な角度からデバイスシミュレータに関する研究が行われてきた[1][2]。さらに、ゲートバズビーク現象などの製造過程で発生する形状及び不純物プロファイルの変動による電気特性への影響が無視できなくなってきた。そこで微細素子のより高精度な解析を実現するため、プロセスシミュレータとデバイスシミュレータとを結合したプロセス・デバイスシミュレーション[3]の必要性が高まってきた。ここではもう一歩進めて、結合に際した両シミュレータ間の不整合問題、とりわけ直交メッシュと三角形メッシュ間の不整合問題について離散化法の側面から徹底的に検討することにする。尚、商用 CAD ソフトには実用的な結合シミュレータも数種類ある[4][5]。しかし、結合の詳細については不明である。よって、ここでは結合問題を検討するためにプロセスシミュレータとして標準視された SSUPREM IV を採用し、デバイスシミュレータとしては独自のものを当てる。これは後ほど明らかになるが様々な結合形式を検討するのに都合が良いからである。

本論文では、今まで明らかにされてきた結合シミュレーションに関する整合問題[6]-[9]に関して、特に解析対象の領域分割法と支配方程式の離散化法から生じる違いを明らかにする。

ただし、プロセス・デバイス両シミュレータの結合の際に離散化手法の比較を検討することに重点を置くため、デバイスシミュレーションの本質的な支配方程式であるドリフ

^{*} 大学院電気工学専攻

^{**} 電子情報学科

ト・拡散モデルに対象を限定した。また、同様の理由で、電子及び正孔の移動度を一定とし、キャリアの生成再結合項は無視した。

§2 離散化手法の比較

定常状態における半導体デバイスを解析するための支配方程式を式(1)–(3)に示す。

$$\operatorname{div}(\varepsilon \operatorname{grad} \psi) = -q(p - n + N_D - N_A) \quad (\text{ポアソン方程式}) \quad (1)$$

$$\operatorname{div}(\mu_n n \operatorname{grad} \psi - D_n \operatorname{grad} n) = U \quad (\text{電子電流連続式}) \quad (2)$$

$$\operatorname{div}(-\mu_p p \operatorname{grad} \psi - D_p \operatorname{grad} p) = U \quad (\text{正孔電流連続式}) \quad (3)$$

ここで、 ε : 誘電率、 ψ : 電位、 q : 電荷素量、 n : 電子密度、 p : 正孔密度、 N_D : ドナー濃度、 N_A : アクセプタ濃度、 μ_n : 電子移動度、 μ_p : 正孔移動度、 D_n : 電子の拡散定数、 D_p : 正孔の拡散定数、 U : キャリアの生成再結合項である。

2.1 支配方程式の離散化

支配方程式の離散化についてはいくつかあるがここでは、有限差分法(FDM)と2種類の有限要素法(FEM)について検討する。有限差分法はよく知られているのでこれに基づく離散化法については省略する。一方の有限要素法については2種類、つまり等面積法(Equal areas method)ともより節点法(Closest node method)についてその違いを簡単に説明する。

有限要素法では、未知数(例えば、ポアソン方程式においては電位)を要素内で一次関数などの簡単な関数で近似する。その際の要素の分け方の違いによって、等面積法ともより節点法に分類することができる。

2.1.1 等面積法

等面積法は伝統的な方法であり、構造解析の分野で一般的な手法である。この方法は式(4)に示されるように要素内の小分割部分の面積を等しいと仮定するものである[10]。

$$\Delta V_a = \Delta V_1 = \Delta V_2 = \frac{\Delta_0}{3} \quad (4)$$

2.1.2 もより節点法

もより節点法は Fig 1 に示されるように要素内の小分割部分の面積を不均等とするものである。各要素において行列生成を行う点については等面積法と同様であるが、鈍角三角形が存在すると誤差を生じる。これは、三角形要素内から垂直二等分線の交点が出てしま

い、正しく面積を計算できなくなるためである。ここで、比較をわかりやすくするため、ポアソン方程式については、有限要素法を用いる場合には、等面積法ともより節点法を適用しているが、電子および正孔電流連続式についてはもより節点法のみを適用することとする[11].





Fig 1 有限要素法における節点の拡大図

2.2 シミュレーション領域の領域分割法について

デバイスシミュレーションにおいて代表的な領域分割法を Fig 2 に示す。図中の太い線は MOSFET の断面のソースおよびドレイン側半分を示している。(a)は直交メッシュ、(b)は三角形メッシュである。そして、Fig 4 の解析対象のゲート下界面の部分を実領域分割法で近似したものを Fig 3 に示す。

直交メッシュは、生成行列の規則性から高速な行列解法を利用できるという利点を持ち、三角形メッシュは、複雑な形状への適応性が高いという利点を持つ。



(a) 直交メッシュ

(b) 三角形メッシュ

Fig 2 代表的な領域分割法




Fig 3 各領域分割法による界面付近の近似

§3 解析対象と解析条件

解析対象である Si NMOSFET と四角で囲まれたゲート下部分の拡大図を Fig 4 に示す。これからゲートバースピーク現象によってゲート下酸化膜厚が変化していることがわかる。構造パラメータは、それぞれ拡散層濃度 $N_{max} = 1.0 \times 10^{21} [\text{cm}^{-3}]$, 基板濃度 $N_{sub} = 5.4 \times 10^{16} [\text{cm}^{-3}]$, チャネル長 $L_{eff} = 0.252 [\mu\text{m}]$, 酸化膜厚 $T_{ox} = 0.0145 [\mu\text{m}]$, 拡散層深さ $X_j = 0.14 [\mu\text{m}]$ である。




Fig 4 Si NMOSFET とゲート下部分の拡大図

これを以下に示す条件の下で解析を行う。

(a) 直交メッシュ有限差分法

不純物プロファイルをメッシュ本数 50×50 (格子点数 2500) およびメッシュ本数 70×70 (格子点数 4900) の直交メッシュ上に補間しデバイスシミュレーションを行う。

(b) 三角形メッシュを用いた有限差分法および有限要素法

不純物プロファイルを補間することなく、そのままデバイスシミュレーションを行う。

ただし、節点数は1753点、三角形要素数は3360個である。

上述の条件でドレイン電圧0.1Vにおいてゲート電圧を0Vから3.0Vまで変化させて電流電圧特性の解析を行う。ここで、等面積法ともより節点法に加えて、酸化膜部分には等面積法、シリコン部分にはもより節点法を適用した方法も採用する。以後この方法をハイブリッド法と呼ぶことにする。

§4 シミュレーション結果

シミュレーション結果を Fig 5 に、その際の計算時間を Table 1 にそれぞれ示す。ただし、計算時間についてはプロセスシミュレーションの計算時間は除いてある。

この結果から、三角形有限差分法の電流値はもより節点法と一致している。これは、両方法の生成行列が同じことから当然の結果である。一方で、等面積法の電流値はもより節点法の電流値より低くなっている。これは、等面積法の電流値がハイブリッド法とほとんど等しいことから酸化膜部分での電位の違いが影響していると考えられる。直交有限差分法の電流値は他の結果とは大きく異なっている。この結果から、格子点上への不純物プロファイルの補間による誤差が無視できないものであることがわかる。しかし、Table 1 に示されるように、直交メッシュは生成行列の規則性から高速な行列解法を使用することが可能であるため計算時間に関しては、非常に有利である。

不純物プロファイル、計算時間そして精度との関係は、直交メッシュにおいては、プロセスシミュレータから与えられる解析点数が増加すると、精度は上がるが、格子点数は増加しないので計算時間はそれほど増加しない。しかし、直交メッシュ上に補間した際に大きな誤差を生じる。一方、三角形メッシュは補間を必要としないので直交メッシュのように誤差は生じないが、プロセスシミュレータから与えられる解析点数が増加すると、デバイスシミュレーションでの節点数、要素数も増加する。これは精度が上がる一方で爆発的に計算時間も増加させる。

Table 1 結合シミュレーションの計算時間の比較
(ただし、プロセスシミュレーションの計算時間は
除いており、CPUにPentium Pro 180MHzを使用)

計算手法	計算時間 [分]
三角形 FDM	63.67
三角形 FEM (Closest node)	51.48
三角形 FEM (Equal areas)	48.07
三角形 FEM (Hybrid)	54.73
直交 FDM (70×70)	7.83
直交 FDM (50×50)	2.70




Fig 5 ドレイン電流-ゲート電圧特性

§5 まとめ

シミュレーション領域の領域分割法と支配方程式の離散化法から生じる違いについて調査し、それらがデバイスの電気的特性に与える影響を明らかにした。

微細素子の形状を詳細に表現するには、複雑な形状への適応性の高さと局所的にシミュレーション領域を細分できることから三角形メッシュが最も有効である。鈍角三角形の扱いに関しては、もより節点法は垂直二等分線の交点が領域外に出てしまうことから正しい面積を計算できない。このことから鈍角三角形の多く存在する酸化膜部分に等面積法、それ以外の領域をもより節点法を適用したハイブリッド法が最善であると考えられる。精度に関しては、直交有限差分法は直交メッシュ上に不純物プロファイルを補間する際に誤差が生じることやデバイスシミュレーションにおける格子点数による影響から電流電圧特性が他の方法とは大きく異なる。計算コストに関しては、生成行列の規則性から高速な行列解法を使用できる直交メッシュが最も優位である。これらのことから、微細素子の電気的特性を明らかにするためには、シミュレーション領域の領域分割法に関しては三角形メッシュが、支配方程式の離散化法に関しては、ハイブリッド法が最適であると考えられる。

参考文献

- 1) 檀良：プロセス・デバイスシミュレーション技術，産業図書 (1988)。
- 2) 谷口研二：最新 半導体プロセス・デバイスシミュレーション技術，REALIZE INC. (1989)。

- 3) 恩賀伸二, 小中雅水, 檀良: 2次元プロセス/2次元デバイス合体シミュレータ TOPMODE の開発と応用, 電子通信学会論文誌, Vol. J66-C, No.12, pp.1116-1123 (1983).
- 4) ATHENA User's Manual SILVACO International Feb. (1991).
- 5) ATLAS User's Manual SILVACO International Feb. (1991).
- 6) 海谷清彦, 川島博文, 檀良: プロセス・デバイス結合シミュレータの検討, 電子情報通信学会東京支部学生会研究発表会講演論文集, pp.58 (1996).
- 7) 海谷清彦, 山口聡, 川島博文, 檀良: プロセス・デバイスシミュレーションにおける離散化手法の比較, 日本シミュレーション学会第 18 回計算電気・電子工学シンポジウム, pp.75-78 (1997).
- 8) 恩賀伸二, 和田正志, 小中雅水: 2次元信頼性シミュレータ (2P/IMAC) の開発と LDD 素子の考察, 電子通信学会論文誌, pp.663 (1985)
- 9) S. Yamaguchi, R. Dang: Examination of Discretization Methods in Process/Device Simulation, Proceedings of the 6th International Conference on the Simulation of Devices and Technologies, pp.153-156 (1998)
- 10) N. Shigyo, K.Sato, K.Kato, T. Wada: TRIMEDES: A Triangular Mesh Device Simulator Linked with Topography / Process Simulation, The Transactions of The IEICE, Vol.E71, No.10, pp.992-999 (1988).
- 11) G. H.R.Krishna, A. K.Aditya, N. B.Chakrabarti, S. Banerjee: Finite Element Analysis of SiGe Heterojunction Devices, IEEE Trans. Computer-Aided Design, Vol.14, No.7, pp.803-813 (1995).